テクノロジ系
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と，内部の PLL1，PLL2 及び分周器の組合せで CPU に 240 MHz，シリアル通信（SIO）に 115 kHz のクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。
［発振器］―15 MHz→［PLL1 8逓倍］→（分岐）→［PLL2 2逓倍］―240 MHz→［CPU］ ［PLL1 8逓倍］→（分岐）→［分周器］―115 kHz（±5%）→［SIO］ （発振器，PLL1，PLL2，分周器はワンチップマイコン内部の枠内にあり，CPUとSIOは枠外にある）
正解 エ
分周器への入力はPLL1の出力で、15MHz×8=120MHzです。120MHz÷2^10≒117kHzとなり、115kHzの±5%以内に収まります。
分周器は、PLL2を通る前のPLL1の出力を受け取ります。その周波数は15MHz×8=120MHzです（PLL2で2逓倍すると240MHzになり、CPUの値と合います）。必要な分周比は120MHz÷115kHz≒1043です。2^10=1024で割ると、120,000kHz÷1024≒117.2kHzになります。115kHzとの差は約2.2kHzで、誤差は約1.9%です。許容範囲の±5%（109.25〜120.75kHz）に収まるので、分周器の値は1/2^10です。
ア：120MHz÷2^4=7.5MHzとなり、115kHzよりはるかに高い周波数です。
イ：120MHz÷2^6=1.875MHzとなり、115kHzの±5%に収まりません。
ウ：120MHz÷2^8≒468.8kHzとなり、115kHzの約4倍です。
出典：平成30年度 春期 応用情報技術者試験 問23
全年度から出題。10問で実力を判定します。登録不要。
出典：平成30年度 春期 応用情報技術者試験 問23（独立行政法人情報処理推進機構）
解説と用語ページは生成 AI が書き、別の生成 AI が確かめています。作り方