テクノロジ系
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と，内部の PLL1，PLL2 及び分周器の組合せで CPU に 240 MHz，シリアル通信（SIO）に 115 kHz のクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。
［発振器］—15 MHz—［PLL1 8逓倍］—［PLL2 2逓倍］—240 MHz—［CPU］ ［PLL1 8逓倍］—［分周器］—115 kHz（±5%）—［SIO］ （発振器，PLL1，PLL2，分周器はワンチップマイコン内部の枠内にある）
正解 エ
分周器への入力はPLL1の出力で、15 MHz×8＝120 MHzです。120 MHz×1／2^10≒117 kHzとなり、115 kHzの±5%以内に入ります。
分周器はPLL1の後ろにつながっているので、入力は15 MHz×8＝120 MHzです。CPUへの240 MHzは、これをPLL2でさらに2逓倍した値です。120 MHz×1／2^10＝120,000 kHz÷1,024≒117.19 kHzになります。115 kHzの±5%の範囲は109.25〜120.75 kHzです。117.19 kHzはこの範囲に入るので、分周器の値は1／2^10です。
ア：120 MHz×1／2^4＝7.5 MHzで、115 kHzより大きすぎます。
イ：120 MHz×1／2^6＝1,875 kHzで、115 kHzの±5%の範囲に入りません。
ウ：120 MHz×1／2^8≒468.75 kHzで、115 kHzの約4倍です。
出典：平成27年度 秋期 応用情報技術者試験 問23
全年度から出題。10問で実力を判定します。登録不要。
出典：平成27年度 秋期 応用情報技術者試験 問23（独立行政法人情報処理推進機構）
解説と用語ページは生成 AI が書き、別の生成 AI が確かめています。作り方