テクノロジ系
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHz の発振器と，内部の PLL1，PLL2 及び分周器の組合せで CPU に 240 MHz，シリアル通信（SIO）に 115 kHz のクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5％以内に収まればよいものとする。
［発振器］→（15 MHz）→［PLL1 8逓倍］→［PLL2 2逓倍］→（240 MHz）→［CPU］ ［PLL1 8逓倍］→［分周器］→（115 kHz（±5％））→［SIO］ （発振器，PLL1，PLL2，分周器は内部クロック発生器の枠内にあり，CPU と SIO は枠外にある）
正解 エ
分周器への入力はPLL1の出力の120MHzです。120MHz÷2^10≒117kHzで、115kHzの±5％以内に入ります。
分周器にはPLL1の出力が入ります。その周波数は15MHz×8=120MHzです。目標の分周比は120,000kHz÷115kHz≒1,043です。2^10=1,024で割ると120,000÷1,024≒117.2kHzになります。115kHzの±5％の範囲は109.25〜120.75kHzなので、117.2kHz（誤差約+1.9％）は範囲内です。
ア：120MHz÷2^4=7.5MHzです。115kHzよりはるかに高い周波数になります。
イ：120MHz÷2^6=1.875MHzです。115kHzの±5％の範囲に入りません。
ウ：120MHz÷2^8≒468.8kHzです。115kHzの約4倍で、±5％の範囲に入りません。
出典：平成26年度 春期 応用情報技術者試験 問23
全年度から出題。10問で実力を判定します。登録不要。
出典：平成26年度 春期 応用情報技術者試験 問23（独立行政法人情報処理推進機構）
解説と用語ページは生成 AI が書き、別の生成 AI が確かめています。作り方